Browser in Verilog